华为半导体负责人何庭波于 7 月 3 日在中国科学院科技论文预发布平台 ChinaXiv 上公布了其《面向多层级电子系统的时间缩微理论》（被称为“韬定律”）的 V2 版本。
相比于 5 月 25 日发布的 V1 版本，新版论文在原有的理论框架之上，增加了大量关于工程实践的细节、量化的实际测量数据以及产品发展规划。这进一步充实了以时间常数 τ 为核心的后摩尔时代缩放理论体系。
在论文的结构上，V2 版本将 V1 版本中的引导性段落整合，形成了包含 8 个章节的完整论述体系，使得章节间的逻辑层次更加分明。
V2 版本还加入了多幅示意图，用以展示原理和实物，涵盖了 τ 分层时空模型、LogicFolding 架构、键合界面截面、Unified Bus 互连架构以及 Hi-ONE 光引擎等关键技术。
在工程应用方面，V2 版本深入解释了核心技术 LogicFolding 的“齿比”概念。当混合键合间距接近顶层金属布线尺寸时，3D 设计空间从传统的“宏块级离散优化”转变为“单元级连续优化”，这使得可以实现全局最优的垂直逻辑划分，克服了传统 3D 堆叠只能按功能块进行分层的局限。
V2 版本还引入了量产实测数据表格，具体列出了 Kirin 2026 与基准 Kirin 9030 Pro 在电压、频率、归一化功耗、面积以及功率密度等参数。
此外，V2 版本对全场景技术路线图进行了细化，明确了技术演进的关键节点。在移动端，补充了 TSV 从顶层金属下移至 M6 层以及多有源层堆叠等演进路径；在 AI 端，明确了 Ascend 系列加速器的迭代节奏。
